[

Accueil > Actions du réseau > Groupes de Travail / Projets > Systèmes Embarqués > ZYNQ > Atelier Zynq à Jussieu

Atelier Zynq à Jussieu

mardi 9 juin 2015, par DUVIEILBOURG Eric, Le Comité de Pilotage

Atelier Zynq du Groupe de travail systemes embarqués du réseau national des éléctroniciens du CNRS

L’Atelier Zynq a été organisé à Jussieu/Paris le 9 juin 2015. Nous étions 14 participants avec 12 laboratoires représentés (CENBG, OPGC, LATMOS, INSP, UPMC, IPHC, université paris sud, LMD, LEMAR, LPL, LKB, GANIL). Nous étions accueillis au laboratoire Kastler Brossel, Nous en profitons pour remercier sa Direction et M. BOUJRAD, N. NEUHAUS ainsi que P. CLADE pour l’organisation et la visite du Laboratoire.

L’atelier s’est déroulé comme ci-dessous :
Le matin : présentation par A. BOUJRAD de l’architecture Zynq et son intérêt dans nos projets, les différents kits utilisés (Zedboard, PicoZed, RedPitaya…) et les outils de développements Xilinx (Vivado et SDK) avec des exemples pratiques.

L’après midi a été dédiée aux retours d’expérience de différents laboratoires :

Abdelkader Rebii / CENBG Grenoble
Abdelkader Rebii du CENBG / Grenoble à présenté l’exploitation du kit Zedboard dans l’une des expériences de son Laboratoire. Il s’agit de la carte AsAd Lite FMC associé à une ZedBoard pour le projet GET (General Electronic for Time Projection Chamber). Ce projet montre la conception d’un système d’acquisition (conversion A/N) et visualisation des données de mesures en combinant une carte fille maison à la Zedboard.

Nicolas Chevillon / IPHC Starsbourg
Le deuxième retour d’expérience a été présenté par N. Chevillon. Il s’agit de l’utilisation de la Zedboard pour l’acquisition des données d’un tomographe à émission de positon (PET). Après une présentation générale de l’activité du groupe ImaBio, Nicolas a présenté l’architecture de son système d‘acquisition. Ensuite, il a rappelé les caractéristiques techniques du Projet. Il a présenté la carte fille SYNCHRO_FMC associé à la Zedboard. La carte fille SYNCHRO_FMC est elle même reliée à quatre cartes IMOTEP_64FE gérant jusqu’à 256 voies de conversion. Nicolas a présenté en détail l’architecture hardware du projet et comment il a exploité les ressources du FPGA et du processeur ARM intégré dans le Zynq, sans oublié l’utilisation de Vivado et des scripts TCL pour mener à bien son projet.
Il a ensuite conclu en précisant que la chaine d’acquisition a été validée avec les Kits ZC702 et la Zedboard. Le portage du design est envisagé avec d’autres solutions annoncées, il nous en dira peut être plus dans un prochain atelier !!

Leonhard Neuhaus / LKB Paris
Les deux chercheurs du Laboratoire d’accueil Kastler Brossel, nous ont présenté leur projet et comment la carte RedPitaya à base du composant Zynq a pu répondre à leurs besoins. Après une présentation générale de la carte RedPitaya et de sa structure logicielle, Leonhard a donné un aperçu du projet dans la thématique de l’optique quantique dont voici le résumé :
« Dans notre expérience, on utilise le RedPitaya pour les applications de préparation et filtrage digital des signaux analogiques. Par exemple, l’asservissement d’une cavité de haute finesse (30-80k) avec des méthodes différentes. Parmi ces méthodes est la détection synchrone, où on génère un signal sinusoïdal de quelques MHz avec le RedPitaya pour moduler la longueur de notre cavité optique. Cette modulation est détectée par un faisceau lumineux réfléchi par la cavité et envoyé au RedPitaya, qui le démodule à la même fréquence et pour obtenir la phase du signal optique par rapport a l’excitation. Cette phase nous sert comme signal d’erreur pour indiquer le désaccord entre le laser et la cavité.
Ensuite notre code permet l’application d’un banc de filtres variés (intégrateur, proportionnel, passe-bas, passe-bande, FIR, IIR) au signal d’erreur avant de l’envoyer au piezo pour maintenir la cavité à résonnance. L’utilisation des filtres digitaux permet non pas seulement de gagner en flexibilité et en confort d’utilisation par rapport aux méthodes analogiques, mais elle permet aussi l’application de plus de gain dans la boucle de rétroaction grâce aux fonctions de transfert plus complexes réalisables avec le FPGA du RedPitaya. »

Pierre Cladé / LKB Paris
Pierre Cladé nous a présenté la philosophie de programmation avec Python et a réalisé plusieurs démonstrations avec la carte RedPitaya. Ensuite, il nous a présenté un outil de génération de code (VHDL ou Verilog) « MyHDL » avec plusieurs exemples d’application.

Les discussions ont été très riches et confirme l’utilité de cet atelier et la nécessité d’organiser des sessions de TP dans les mois qui viennent. D’après les participants eux-mêmes et plusieurs de leurs collègues seraient intéressés.
Enfin, comme prévu nous avons eu droit à une visite du laboratoire d’optique quantique, qui a été très appréciée par les participants surtout grâce aux explications très pédagogique de Leonhard. Les discussions se sont poursuivies au delà de 19h30.