BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//Réseau des électroniciens et instrumentalistes - ECPv6.16.3//NONSGML v1.0//EN
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALNAME:Réseau des électroniciens et instrumentalistes
X-ORIGINAL-URL:https://www.electroniciens.cnrs.fr
X-WR-CALDESC:Évènements pour Réseau des électroniciens et instrumentalistes
REFRESH-INTERVAL;VALUE=DURATION:PT1H
X-Robots-Tag:noindex
X-PUBLISHED-TTL:PT1H
BEGIN:VTIMEZONE
TZID:Europe/Paris
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20210328T010000
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20211031T010000
END:STANDARD
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20220327T010000
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20221030T010000
END:STANDARD
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20230326T010000
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20231029T010000
END:STANDARD
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20240331T010000
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20241027T010000
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTART;VALUE=DATE:20220616
DTEND;VALUE=DATE:20220617
DTSTAMP:20260611T211117
CREATED:20221101T190734Z
LAST-MODIFIED:20221101T190734Z
UID:3402-1655337600-1655423999@www.electroniciens.cnrs.fr
SUMMARY:Journée Découverte FPGA et Soc Xilinx
DESCRIPTION:Issue d’une réflexion collective sur la mise en œuvre des FPGA lors de l’École Technologie à St Malo\, le réseau des Électroniciens CNRS organise des ateliers en régions avec des retours d’expériences\, des TP et des discussions sur ces technologies de pointe.\n \nLa 2è édition aura lieu au CEMES – Toulouse\, Jeudi 16 Juin 2022 de 9h à 17h \nLa participation est libre mais l’inscription est obligatoire car le nombre de places est limité : \nhttps://occitanie.electroniciens.cnrs.fr/atelier-decouverte-fpga-et-soc-xilinx-occitanie/ \nProgramme de la journée : \n\nMatin : Mise en œuvre d’un FPGA Artix\n\nPrésentation de la carte CMOD A7 de Digilent et de son FPGA Artix-7\nPrésentation du logiciel VIVADO 2020\nProjets exemples avec simulation fonctionnelle\nDu flux de synthèse à la programmation sur cible\nDémonstration avec module Analog Discovery\n\n\n\n\nAprès-midi : Mise en œuvre d’un Soc FPGA Zynq\n\nPrésentation de la carte CORA Z7 de Digilent\, son Soc FPGA Zynq XC7Z010 avec processeur Cortex A9-7\nCréation du design sur VIVADO et exportation vers VITIS\nProjets exemples avec utilisation de ILA (Integrated Logic Analyser)\nQuestions\, discussions et perspectives\n\n\n\nCette action et l’achat des cartes sont financées par le RdE avec le soutien de la MITI et nos Délégations Régionales 13 et 14. \nAu nom de CPR RdE Occitanie\, Abderrahman BOUJRAD\, Stéphane LETOURNEUR\, Fabrice WIOTTE et Christian PERTEL
URL:https://www.electroniciens.cnrs.fr/event/journee-decouverte-fpga-et-soc-xilinx-16-06-2022/
LOCATION:Salle de conférence du CEMES à TOULOUSE\, 29 rue Jeanne Marvig\, TOULOUSE\, 31400\, France
CATEGORIES:DR13,DR14,Formation
ATTACH;FMTTYPE=image/png:https://www.electroniciens.cnrs.fr/wp-content/uploads/2022/11/CmodA7.png
ORGANIZER;CN="Christian PERTEL":MAILTO:christian.pertel@cemes.fr
END:VEVENT
BEGIN:VEVENT
DTSTART;VALUE=DATE:20221206
DTEND;VALUE=DATE:20221207
DTSTAMP:20260611T211117
CREATED:20221026T141626Z
LAST-MODIFIED:20221102T131804Z
UID:3366-1670284800-1670371199@www.electroniciens.cnrs.fr
SUMMARY:INITIATION à la PROGRAMMATION FPGA au travers de travaux pratiques
DESCRIPTION:Descriptif de l’action :\n10 postes\, équipés d’une carte MKR VIDOR 4000 et d’un oscilloscope\, permettront d’effectuer les travaux pratiques. \nLa carte MKR VIDOR 4000 regroupe un microcontrôleur SAM D21 (langage Arduino) et un FPGA Cyclone 10 (langage Verilog). Elle permet de combiner performance (150MHz) et faible coût (60€). Ceci la rend facilement accessible aux agents des plus petites équipes ou structures. \nProgrammation d’un FPGA avec la version gratuite du logiciel Quartus. \nLa programmation est orientée architecture matérielle (hardware). \nIl serait souhaitable de venir avec un PC portable (si vous n’en possédez pas\, merci de le signaler au moment de l’inscription). \n  \nProgramme :\n Accueil des participants \n\nMatin :\n\nPrise en main de la carte et des logiciels\nProgrammation graphique\nProgrammation en langage Verilog\n\n\n\n\nRepas en commun\n\n\nAprès-midi :\n\nProgrammation en langage Verilog (suite)\nApplications instrumentales :\n\nGénération de signaux\nMesures temporelles\n\n\n\n\n\nIntervenants :\nChristophe Hoffmann et Florian Mugler \nDurée :\n1 jour \nNombre de participants :\n20 personnes au maximum (soit 10 postes de travail en binômes) \nPrérequis :\naucun (connaissance Arduino et FPGA non nécessaire) \nModalités d’inscription :\nConsulter et renvoyer la Fiche incription Lyon ci-jointe avant le 16 Novembre 2022 à jean-christophe.comte@cnrs.fr
URL:https://www.electroniciens.cnrs.fr/event/initiation-a-la-programmation-fpga-au-travers-de-travaux-pratiques-06-12-2022/
LOCATION:Centre de Recherche en Neurosciences de Lyon\, 95\, Bd Pinel\, Bron\, 69500\, France
CATEGORIES:DR07,Formation
ATTACH;FMTTYPE=image/webp:https://www.electroniciens.cnrs.fr/wp-content/uploads/2022/10/FPGA-e1666787727758.webp
END:VEVENT
BEGIN:VEVENT
DTSTART;TZID=Europe/Paris:20230926T090000
DTEND;TZID=Europe/Paris:20230926T170000
DTSTAMP:20260611T211117
CREATED:20230831T120428Z
LAST-MODIFIED:20230831T121106Z
UID:3988-1695718800-1695747600@www.electroniciens.cnrs.fr
SUMMARY:Initiation à la programmation FPGA
DESCRIPTION:Inscription : par mail à envoyer aux organisateurs\, Joël et Thierry. \nIntervenants : Christophe Hoffmann et Florian Mugler \nNombre de participants : 20 personnes \nFormation sans frais d’inscription : pour les agents CNRS et EPST (Universités\, Inrae\, Inserm\,…) \nPrérequis : aucun (remarque : connaissance d’Arduino et FPGA non nécessaire) \n  \nDescriptif de la formation : \nCette journée de formation permet aux non spécialiste de s’initier à la programmation de FPGA\, sur la carte Arduino MKR Vidor 4000. \nCette carte comporte un FPGA (Cyclone 10) et d’un Arduino (Cortex M0) ce qui permet la réalisation de projets combinant les « traitements programmés et câblés ». \nLa programmation du FPGA est réalisée avec la version gratuite du logiciel Quartus. \n  \nAspects pratiques : \nLes participants doivent venir avec un PC portable avec « droits administrateur » et si possible avec un oscilloscope (>2 voies avec sondes). \nDes informations pour installer les logiciels nécessaires vous seront envoyées quelques jours avant la Formation.
URL:https://www.electroniciens.cnrs.fr/event/initiation-a-la-programmation-fpga-26-09-2023/
LOCATION:Marseille\, Délégation CNRS Provence et Corse\, 31 chemin Joseph Aiguier\, Marseille cedex 09\, 13402\, France
CATEGORIES:DR12,Formation
ATTACH;FMTTYPE=image/png:https://www.electroniciens.cnrs.fr/wp-content/uploads/2023/08/MKR-VIDOR-4000.png
ORGANIZER;CN="Thierry LEGOU":MAILTO:thierry.legou@univ-amu.fr
END:VEVENT
BEGIN:VEVENT
DTSTART;TZID=Europe/Paris:20231017T080000
DTEND;TZID=Europe/Paris:20231018T180000
DTSTAMP:20260611T211117
CREATED:20231119T212225Z
LAST-MODIFIED:20231119T212225Z
UID:4250-1697529600-1697652000@www.electroniciens.cnrs.fr
SUMMARY:rencontre inter-réseaux DR6-DR10
DESCRIPTION:rencontre inter réseau DR6-DR10
URL:https://www.electroniciens.cnrs.fr/event/rencontre-inter-reseaux-dr6-dr10-17-10-2023/
LOCATION:DIJON – ICB\, France
CATEGORIES:DR06,DR10,Rencontre régionale
END:VEVENT
END:VCALENDAR