9 Décembre 9h30-17h30, au Laboratoire Temps Espace (LTE) à Paris1.
Cette année encore, face au grand intérêt et à la participation des électroniciens, un atelier participatif a eu été organisé le 9 décembre 2025 au LTE, Paris(Observatoire de Paris).
Cet atelier a pour objectif de faire des Retours d’EXpérience (10-20mn) sur la mise en œuvre des FPGA, des SoC Zynq et RFSoC AMD-Xilinx. Des démonstrations matérielles et logicielles de projets sont partagées pour le bénéfice et la formation de la communauté des électroniciens et instrumentalistes du RdE. Une visite du Laboratoire Temps Espace est également envisagée.
Présentation du programme :
17 participants ont suivi l’atelier, et le programme a été plébiscité de façon unanime. Propos recueillis post journée :
Cet atelier au LTE a démontré une fois de plus son intérêt pour la communauté de part la qualité de nos présentations et échanges...Un grand merci pour la qualité des présentations pointues d’hier et pour les échanges prolifiques, ainsi que pour l’organisation de cette journée. Un vrai coup d’accélérateur pour le néophyte que je suis !…
Modalités pratiques
Cette action est soutenue par le RdE et la MITI, avec le soutien logistique du LTE et comité d’organisation du GT XILINX-RdEI.
Le déjeuner du 9 décembre est inclus dans l’organisation afin de garder la cohésion du groupe.
Le transport et l’hébergement éventuel des participants ne sont pas pris en charge, il vous appartient de vous rapprocher de vos gestionnaires ou pôle formation de votre délégation d’appartenance pour les agents CNRS ou de votre employeur pour les agents non CNRS.
Pour tout contact avec le comité d’organisation : Abderrahman Boujrad, Stéphane Letourneur, Christian Pertel, Laurent Volodimer, Fabrice Wiotte.
- Accès : Laboratoire Temps Espace (LTE)
Observatoire de Paris, Université PSL, CNRS UMR8255, Sorbonne Université – 77 avenue Denfert-Rochereau
75014 Paris ↩︎